CHI TIẾT CÔNG VIỆC

• This role will give you ownership of all aspects of design and development of large SoCs, SoC blocks and sub-systems. Handle internal/external IP integration and build sophisticated sub-systems. 
• Our engineers design the SoC top level with IPs, sub-systems, PHYmacros, NOC/AXI bus and other infrastructure components for clocking, reset and power-management. 
• We build the integration specs that you develop, run QC checks to ensure quality, create UPF, run synthesis and generate netlist, and close timing for the block. 
• Work closely with Chip Architecture, Design Verification, Physical Design, DFT and power teams to achieve SoC tapeout goals on schedule. 
• Develop and maintain methodology/flows/checks for your design. 
• Work with multi-disciplinary groups to make sure designs are delivered on time and with the highest quality by incorporating accurate checks at every stage of the design process.

YÊU CẦU CÔNG VIỆC

• Bachelor's or Master's degree in Electrical Engineering, Computer Engineering, or a related field.
• Minimum of 3 years of hands-on experience in ASIC/SoC digital design or complex FPGA development.
• Experience working on FE design that includes RTL design, synthesis and QC flows for large scale SOCs. 
• We pride ourselves on the high quality of our work and consistent record of working on dedication designs in production environments for low power applications will be the key to impress us.
• We'll be looking for your expertise in SOC IP integration, sub-system creation and RTL Design for SOC top-level such as IO/PAD-ring, clock and reset distribution and power-management. 
• Experienced in FE production synthesis with DFT insertion and with expertise in RTL/netlist quality checks including lint, CDC, RDC and logical equivalence. 
• Extensive experience developing power intent (UPF) for the complex, high-performance and low-power SOC with large number of power islands as well as voltage islands. In addition, your familiarity with DFT (scan, BIST, JATG), timing-closure (STA) and backend related methodologies and tools will be an encouraged asset. 
• Ability to drive the communication and collaborate across teams is an impactful attribute

Bonus Points:

• Familiarity with Design for Test (DFT) methodologies (Scan, BIST, JTAG).
• Understanding of Static Timing Analysis (STA) concepts and backend-related flows.

QUYỀN LỢI

• Be part of a pioneering team entering the dynamic IC Design market in Vietnam.
• Work on impactful, cutting-edge AI hardware projects.
• Take ownership and contribute significantly to the design of complex SoCs.
• Collaborate with a dynamic and experienced team of experts.
• Grow your career in a leading technology corporation

👉 Ready to make your mark on the future of AI hardware? Apply Now!

THÔNG TIN THAM KHẢO

• Tìm hiểu về FPT Telecom tại đây
• Quy trình tuyển dụng tại FPT tại đây

NƠI LÀM VIỆC