Physical Design Intern

CHI TIẾT CÔNG VIỆC

• Tham gia trực tiếp vào quy trình Physical Design (RTL-to-GDSII) cho các dự án chip xử lý AI tại FPT Telecom, trong đó tập trung trọng tâm vào công đoạn Phân tích Thời gian Tĩnh (Static Timing Analysis - STA) và Tối ưu hóa Timing Sign-off. 
• Chuyên sâu Static Timing Analysis (STA): Thực hiện phân tích và kiểm tra thời gian tĩnh (STA) cho các khối chức năng (Block-level) và toàn chip (Top-level) trên nhiều chế độ PVT Corners (Process, Voltage, Temperature).
• Phân tích nguyên nhân gốc rễ (Root cause analysis) và trực tiếp đưa ra giải pháp sửa các lỗi vi phạm timing: Setup Violation, Hold Violation, Max Transition, Max Capacitance, Min Pulse Width.
• Hỗ trợ xây dựng, rà soát và kiểm tra các tệp ràng buộc thời gian (Synopsys Design Constraints - SDC), làm việc với Multi-clock domains, Async clocks, False Paths, Multicycle Paths.
• Phân tích tác động của nhiễu đường dây (Crosstalk Delay/Noise) và biến thiên quy trình sản xuất (OCV / AOCV / SOCV).
• Thực thi & Phối hợp Luồng Physical Design (P&R): Tham gia và hiểu rõ các công đoạn chính trong luồng P&R: Synthesis, Floorplanning, Placement, Clock Tree Synthesis (CTS), và Routing.
• Phối hợp chặt chẽ với team P&R để điều chỉnh đặt linh kiện (Placement) và tối ưu cây xung nhịp (Clock Tree) nhằm đảm bảo timing closure.
• Hỗ trợ thực hiện các bước kiểm tra tính đúng đắn về mặt vật lý (Physical Verification: DRC / LVS / ERC) và phân tích sụt áp/công suất (IR-Drop / Power Analysis).
• Tự động hóa & Làm việc Nhóm: Viết các công cụ/script tự động hóa (Tcl, Python, Bash) phục vụ trích xuất báo cáo, phân tích log/trend timing từ các công cụ EDA.
• Phối hợp cùng đội ngũ RTL Design, Architecture và DFT để tối ưu hóa chỉ số PPA (Power - Performance - Area) toàn con chip.

YÊU CẦU CÔNG VIỆC

• Đối tượng: Ưu tiên sinh viên Năm 4 trở lên hoặc vừa tốt nghiệp chuyên ngành: Điện tử - Viễn thông, Kỹ thuật Máy tính, Vi mạch / Bán dẫn (Semiconductor), Vật lý Kỹ thuật hoặc các ngành liên quan.
• Kiến thức nền tảng:
  • Cốt lõi: Nắm vững kiến thức về Thiết kế Số (Digital Design), Kiến trúc Máy tính (Computer Architecture) và Lý thuyết Mạch bán dẫn (CMOS / VLSI).
  • Bắt buộc về STA: Hiểu rõ các khái niệm STA chuyên sâu: Setup/Hold time margin, Clock Skew, Clock Jitter, PVT Corners, OCV/AOCV/SOCV, Crosstalk, Liberty files (.lib).
  • Có hiểu biết cơ bản về tổng quan luồng thiết kế ASIC / SoC (RTL-to-GDSII flow).
• Kỹ năng & Công cụ:
  • Đã học qua hoặc thực hành trên các công cụ EDA tiêu chuẩn công nghiệp (Synopsys / Cadence / Siemens) như: PrimeTime, Tempus, Design Compiler, Innovus, IC Compiler II, Calibre...
  • Tự động hóa (Scripting): Sử dụng thành thạo hoặc có kinh nghiệm viết script bằng Tcl (ưu tiên hàng đầu) và một trong các ngôn ngữ: Python, Bash shell, Perl.
  • Khả năng đọc hiểu tài liệu kỹ thuật chuyên ngành bằng tiếng Anh tốt.
• Điểm cộng (Nice-to-have):
  • Có đồ án tốt nghiệp, bài nghiên cứu hoặc project cá nhân/môn học liên quan đến Phân tích STA, Tối ưu PPA, hoặc Kiến trúc bộ tăng tốc AI (AI Accelerator / CNN / Transformer).
  • Hiểu biết về thư viện chuẩn (Standard Cell Library) và các công nghệ tiến trình sâu (Advanced Nodes / FinFET).

QUYỀN LỢI

• Mức trợ cấp thực tập: 7.000.000 VNĐ/tháng (áp dụng khi làm Full-time, điều chỉnh linh hoạt theo số ngày làm việc thực tế).
• Lộ trình tăng phụ cấp: Có cơ chế review đánh giá định kỳ để xét tăng mức phụ cấp dựa trên năng lực và đóng góp thực tế.
• Cơ hội tuyển dụng chính thức: Lộ trình rõ ràng cất nhắc lên Kỹ sư Chính thức (Junior STA Engineer hoặc Junior Physical Design Engineer) ngay sau kỳ thực tập nếu đáp ứng tốt yêu cầu.
• Đào tạo & Hướng dẫn: Được đồng hành 1-1 (Mentorship) bởi Kỹ sư STA / Physical Design giàu kinh nghiệm trong suốt quá trình làm việc.
• Trải nghiệm thực chiến: Cơ hội hiếm có để tham gia trực tiếp vào quy trình Timing Sign-off và Tape-out cho con chip AI full cycle.
• Môi trường làm việc: Trẻ trung, năng động, tiếp cận công nghệ và bộ công cụ EDA tiên tiến hàng đầu tại FPT Telecom.

Thông tin tham khảo

• Tìm hiểu về FPT Telecom tại đây
• Quy trình tuyển dụng tại FPT Telecom tại đây